工作计划|数字电路工程师工作计划（通用十一篇）_数字电路工程师工作计划
发布时间：2023-02-15数字电路工程师工作计划（通用十一篇）。
「1」数字电路工程师工作计划
电路工程师简历范本
目前所在： 广州 年 龄： 24
户口所在： 江西 国 籍： 中国
婚姻状况： 未婚 民 族： 汉族
培训认证： 未参加 身 高： 173 cm
诚信徽章： 未申请 体 重： 65 kg
人才测评： 未测评
我的特长：
求职意向人才类型： 应届毕业生
应聘职位： 嵌入式软件开发(Linux/单片机/DLC/DSP…)：电子工程师，电子软件开发(ARM/MCU...)，电路工程师/技术员(模拟/数字)：
工作年限： 0 职 称： 无职称
求职类型： 实习 可到职日期： 三个月
月薪要求： 2000--3500 希望工作地区： 深圳,广州,珠海
工作经历志愿者经历
教育背景毕业院校： 江西师范大学
最高学历： 本科 获得学位: 工科学士 毕业日期： 2009-07
专 业 一： 电子信息工程 专 业 二：
起始年月 终止年月 学校（机构） 所学专业 获得证书 证书编号 语言能力外语： 英语 良好 粤语水平： 较差
其它外语能力：
国语水平： 优秀
工作能力及其他专长谨慎，细心，稳重，可靠而真诚，做事投入，喜欢并善于思考，有较强的学习能力、实际动手能力和团体协作精神。在校期间经过三年学生会锻炼，并利用假期到广东实践
「2」数字电路工程师工作计划
热能工程师是在能源领域中担任重要角色的专业人士。他们负责设计、开发和管理能源系统，以确保高效、可持续的能源供应。为了顺利完成这一任务，热能工程师需要有详细、具体和生动的工作计划。本文将详细讨论热能工程师的工作计划。
热能工程师需要开展项目前期研究。这一阶段的目的是对项目进行全面的评估和分析，以确定最佳的能源解决方案。热能工程师将进行现有设施和设备的审查，并与相关利益相关者进行深入讨论，以了解其需求和问题。他们还将研究最新的技术和创新，以确保项目的可持续性和高效性。在这个阶段，热能工程师需要编写详细的报告和分析，为项目提供有力的支持和建议。
热能工程师将开始设计能源系统。他们将根据前期研究的结果，制定出细致的设计方案。这将包括选择最适合项目需求的能源技术，如太阳能、地热能或生物质能。热能工程师还需考虑系统的容量、效率和成本效益。他们将使用专业设计软件来模拟和优化系统，以确保其在实际运行中的可靠性和效果。热能工程师还将负责与供应商和承包商进行合作，确保系统的正确安装和调试。
完成设计后，热能工程师将进入项目施工阶段。这一阶段的目标是确保建设过程的顺利进行，并进行必要的监督和管理。热能工程师将与团队成员合作，确保工地的安全和质量控制。他们将检查施工进度，并确保项目按时交付。热能工程师还将负责协调供应链，以确保所使用的设备和材料符合项目的要求和规范。他们还将解决任何可能出现的问题，并与相关方沟通，确保项目的顺利进行。
在项目竣工后，热能工程师将负责系统的调试和优化。他们将进行系统测试，并根据实际数据对其进行调整和改进。热能工程师将分析系统的性能，并提出相应的改进建议。他们还将负责培训用户和维护人员，确保系统的有效运行和维护。
热能工程师还需要保持对最新技术和发展的了解。他们将参加研讨会、培训课程和相关行业展览，以更新自己的知识和技能。热能工程师还将参与行业标准和规范的制定和修订，以确保项目的合规性和质量。
热能工程师的工作计划涉及多个阶段和任务。他们将进行项目前期研究，设计能源系统，监督施工过程，调试和优化系统，并进行持续的学习和发展。这些详细、具体和生动的工作计划将帮助热能工程师更好地完成他们的工作，确保项目的成功实施和运营。
「3」数字电路工程师工作计划
同步逻辑是时钟之间有固定的因果关系，异步逻辑是各时钟之间没有固定的因果关系。
3、什么是“线与”逻辑，要实现它，在硬件特性上有什么具体要求?(汉王笔试)
线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用
oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。
6、解释setup time和hold time的定义和在时钟信号延迟时的变化。(未知)
7、解释setup和hold time violation，画图说明，并说明解决办法。(威盛VIA
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发
器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿(如上
升沿有效)T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个
数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time
不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前，数据信
号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如
果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现
metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时
间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。(仕兰微
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致
叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决
方法：一是添加布尔式的消去项，二是在芯片外部加电容。
10、你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?(汉王笔试)
常用逻辑电平：12V，5V，3.3V;TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之
间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需
要在输出端口加一上拉电阻接到5V或者12V。
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚
稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平
上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无
用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。(飞利浦-大唐笔试)
Delay < period - setup – hold
16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延
迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。(华
17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决
定最大时钟的因素，同时给出表达式。(威盛VIA 2003.11.06 上海笔试试题)
18、说说静态、动态时序模拟的优缺点。(威盛VIA 2003.11.06 上海笔试试题)
19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。(威盛VIA
20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，
21、逻辑方面数字电路的卡诺图化简，时序(同步异步差异)，触发器有几种(区别，优
22、卡诺图写出逻辑表达使。(威盛VIA 2003.11.06 上海笔试试题)
23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。(威盛)
24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-
well process.Plot its transfer curve (Vout-Vin) And also explain the
operation region of PMOS and NMOS for each segment of the transfer curve? (威
盛笔试题circuit design-beijing-03.11.09)
25、To design a CMOS invertor with balance rise and fall time,please define
the ration of channel width of PMOS and NMOS and explain?
26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?(仕兰微电子)
28、please draw the transistor level schematic of a cmos 2 input AND gate and
explain which input has faster response for output rising edge.(less delay
time)。(威盛笔试题circuit design-beijing-03.11.09)
29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。(Infineon笔
30、画出CMOS的图，画出tow-to-one mux gate。(威盛VIA 2003.11.06 上海笔试试题)
31、用一个二选一mux和一个inv实现异或。(飞利浦-大唐笔试)
33、用逻辑们和cmos电路实现ab+cd。(飞利浦-大唐笔试)
34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。(仕兰微电子)
36、给一个表达式f=x+x+xx+x用最少数量的与非门实现(实际上就是化
简)。
37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。
38、为了实现逻辑(A XOR B)OR (C AND D)，请选用以下逻辑中的一种，并说明为什
么?1)INV 2)AND 3)OR 4)NAND 5)NOR 6)XOR 答案：NAND(未知)
41、用简单电路实现，当A为输入时，输出B波形为…(仕兰微电子)
42、A,B,C,D,E进行投票，多数服从少数，输出是F(也就是如果A,B,C,D,E中1的'个数比0
多，那么F输出为1，否则F为0)，用与非门实现，输入数目没有限制，
45、用逻辑们画出D触发器。(威盛VIA 2003.11.06 上海笔试试题)
51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。
55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频?
56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出
58、实现N位Johnson Counter,N=5。(南山之桥)
59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢?(仕兰
60、数字电路设计当然必问Verilog/VHDL，如设计计数器。(未知)
61、BLOCKING NONBLOCKING 赋值的区别。(南山之桥)
62、写异步D触发器的verilog module。(扬智电子笔试)
module dff8(clk , reset, d, q);
input clk;
input reset;
input d;
output q;
reg q;
always @ (posedge clk or posedge reset)
63、用D触发器实现2倍分频的Verilog描述? (汉王笔试)
module divide2( clk , clk_o, reset);
input clk , reset;
output clk_o;
wire in;
reg out ;
always @ ( posedge clk or posedge reset)
out <= in;
assign in = ~out;
assign clk_o = out;
64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器
件有哪些? b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。(汉王笔试)
PAL，PLD，CPLD，FPGA。
module dff8(clk , reset, d, q);
input clk;
input reset;
input d;
output q;
reg q;
always @ (posedge clk or posedge reset)
66、用VERILOG或VHDL写一段代码，实现10进制计数器。(未知)
67、用VERILOG或VHDL写一段代码，实现消除一个glitch。(未知)
68、一个状态机的题目用verilog实现(不过这个状态机画的实在比较差，很容易误解
70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。(扬智电子笔试)
71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱
数。 (1)画出fsm(有限状态机);(2)用verilog编程，语法要符合fpga设计
72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：(1)
画出fsm(有限状态机);(2)用verilog编程，语法要符合fpga设计的要求;(3)设计
73、画出可以检测10010串的状态图,并verilog实现之。(威盛)
a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。
请画出state machine;请用RTL描述其state machine。(未知)
75、用verilog/vddl检测stream中的特定字符串(分状态用状态机写)。(飞利浦-大唐
76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。(飞利浦-大唐笔试)
77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x
为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v假
设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。(仕兰微
78、sram，falsh memory，及dram的区别?(新太硬件面试)
79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9
-14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。(降低温
80、Please draw schematic of a common SRAM cell with 6 transistors,point out
which nodes can store data and which node is word line control? (威盛笔试题
circuit design-beijing-03.11.09)
VHDL: VHIC Hardware Description Language
压控振荡器的英文缩写(VCO)。
动态随机存储器的英文缩写(DRAM)。
名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipeline、
IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散
「4」数字电路工程师工作计划
在日益竞争激烈的市场环境下，任何一个企业的管理者都知道企业存在的目的就是要赚取利润，没有利润的企业就是没有竞争力的企业，为此，很多企业都提出了“成本领先战略”的经营方略。让利润增长的手段就是增加收入和降低成本。所以越来越多的企业注重的了IE改善的降成本意识，特别是在企业在走向成熟的发展 阶段时期，IE改善作为企业的制胜法宝显得尤为突出和重要。
经过和何总你深入的交谈后，我充分了解到公司目前所处的这个特殊阶段和你目前招聘IE职位的想法，使我感觉到自己如果加入贵司的话能在充分发挥我个人的专业知识技能，同时对我来说也是一个全新的学习机会和发展平台，因此我很乐意加入贵司，同贵司共同成长并发展。
如果本人有幸加入贵司，在前三个月我将重点从以下几方面展开工作：
因为进入一个新的公司，必须学习公司的企业文化，同时要融入到企业之中，将自己的利益和公司的利益结合起来，与同事之间能互相融合沟通，形成良好的团队合 作关系，使我们的工作能相互合作的卓有成效。
改善是基于问题的发现，特别是在产品加工流程中所处的一些无效的不增加值的活动进行全面的分析改善，所以首先要从最基本的产品加工流程学习，只有认识和掌握了产品的制造流程以及流程的具体做法，才能在问题的发现和改善上提出切实可行的改善方案出来，从根本上解决问题。
对于自己来说一个全新的行业，要在最短的时间内去掌握他，必须在学习的过程中要善于进行5WIH的提问，只有在寻根究底的基础上才能充分学习和掌握其内在的原理知识，同时以一个全新的眼光来发现效率成本问题，对发现的问题点逐个进行分析，制定切实可行的改善方案。
4 在发现的问题中挑选一至两个经典改善案例进行全员宣导培训，使全员树立IE改善意识。
改善无处不在，使全司员工认识到IE的巨大改善效益，使大家对IE有一个最基本的了解，对IE有完全认可的态度，同时调动全员改善的积极性，为长远的全员 改善活动打下坚实的基础。
5 改善是一个系统的工程，必须从点滴做起，最基本的是做好5S工作，使员工树立从小事做起的自律习惯。
因为改善的成果就是建立标准，必须使全员按照标准进行作业，才能使改善的成果保留下来，成为公司的技术，因此只有全员有一个良好的作业标准习惯，才能使改 善有序进行，否则改善就无济于事。
看了工程师工作计划范文还看了：
「5」数字电路工程师工作计划
对于模拟电路大家都觉得比较难，确实模拟电路数字电路在计算机专业中的学分比重比较大，内容比较多，理解起来比较困难，但是我们却不能对他放松警惕，我们不要再模拟数字的文章中搞运，要将它们把握在手心中玩弄，《模拟电路与数字电路》考试要点总结。做到这点就要在学习中学会翻身。
先让我来说说我的学习方法吧！我这个学期报了模拟数字电路的辅导班，这样大家可能觉得我学习起来会比较轻松，其实不然，我没有好好学，其中有一些傲气在里面，总觉得中专的时候学过（，自己就了不起了，而且我是一个爱睡懒觉的人，早上6点起床，做一个小时的公交车去上学，我真受不了，除了打瞌睡根本就没有学到知识。所以上到一半我就放弃了。
我觉得要是学好它，至少懂一些的话，最好是先把书看1到3遍，并且做过课后习题。但不是说没有看过3遍就不能过这门课程，现在就由我来带领大家复习一下，告诉你模拟数字考试不难。
我就对模拟电路考试的80分题做一下概括性的总结。因为模拟电和数字电路的图和公式比较多，限于时间的紧迫我只说明书中的位置，所以这里要求大家能够独自找到书中的内容，并做进一步的了解。
大题总结：
模拟部分
一、非单一参数的交流电路（
通过上面。
提出几个注意的'地方：
1、并联电路电压固定，串联电路电流固定
2、当Xl>Xc时，成感性；Xl 3、有功功率的求法。 二、戴维南定理的应用（ 对于这个是第二章的重点，具体的内容请大家自己看书吧！做几道题就全明白了。掌握的内容是： 3、会画等效电路 三、单管放大电路 这里提出 1、共发射极交流放大电路，p91页； 2、分压式偏置共射极放大电路，p102页； ，p104页。 对于这三个放大电路的静态工作点，和Au、ro和ri的求法一定要会。不要混淆，主要是掌握各个的微变等效电路和支流通路的画法，然后进行总结，看看你对他有什么见解，提示：最好搞明白他们的关系是怎么出来的，这样记忆会比较容易。 四、集成运放（ 对于这12芬我觉得是最容易的了，这是第7章的内容，见意大家把书上各个电路的放大公式记下来，然后就没问题了。 基本的就4个： 1、反相输入比例运算； 2、同相输入比例运算； 3、积分运算电路； 。 这是我认为最基本的4个，其它的可以是他们的结合，还有加入稳压管和二极管的电路需要大家进行分析。 五、用卡诺图化检逻辑函数（ 没什么可说的，不会就不要考了。提出一点注意，就是四个角有1的直可以画成一个大圈。 六、对于放大电路的分析（ 这个基本上都比较容易，有这样的可能： 1、没有偏置电阻，也就是说Ib=0，没有电流。 2、没有输出电压，可能被电容短路掉。 数字部分 七、组合逻辑电路的分析（ 这是第三章的内容，主要是知道分析电路的步骤，会设计简单的逻辑电路，不要忘记对逻辑表达式进行画简，要求会写出电路的真值表，基本就没什么问题了。 八、写出ROM阵列逻辑和PLA阵列逻辑的函数表达式（ 这个容易，知道概念就成了，没问题的，书上p308和310页。 九、分析时序电路（ 这可是数字电路的重头戏，其实也没什么可说的，就是要把那，然后知道分析的步骤，一步一步来，就ok了。 对于各个小题的补充： 有几个选择题我已在上边的内容中提到了，就不再重复了。还有几个一定会考的我说一下： 1、555定时器； 2、OCL互补对称电路； 在日益竞争激烈的市场环境下，任何一个企业的管理者都知道企业存在的目的就是要赚取利润，没有利润的企业就是没有竞争力的企业，为此，很多企业都提出了“成本领先战略”的经营方略。让利润增长的手段就是增加收入和降低成本。所以越来越多的企业注重的了IE改善的降成本意识，特别是在企业在走向成熟的发展 阶段时期，IE改善作为企业的制胜法宝显得尤为突出和重要。 经过和何总你深入的交谈后，我充分了解到公司目前所处的这个特殊阶段和你目前招聘IE职位的想法，使我感觉到自己如果加入贵司的话能在充分发挥我个人的专业知识技能，同时对我来说也是一个全新的学习机会和发展平台，因此我很乐意加入贵司，同贵司共同成长并发展。 如果本人有幸加入贵司，在前三个月我将重点从以下几方面展开工作： 1 全面学习公司的企业文化 因为进入一个新的公司，必须学习公司的企业文化，同时要融入到企业之中，将自己的利益和公司的利益结合起来，与同事之间能互相融合沟通，形成良好的团队合 作关系，使我们的工作能相互合作的卓有成效。 2 全面对公司的产品种类及加工流程深入的学习掌握 改善是基于问题的发现，特别是在产品加工流程中所处的一些无效的不增加值的活动进行全面的分析改善，所以首先要从最基本的产品加工流程学习，只有认识和掌握了产品的制造流程以及流程的具体做法，才能在问题的发现和改善上提出切实可行的改善方案出来，从根本上解决问题。 3 在学习过程中从IE的角度进行效率成本管理问题的发现 对于自己来说一个全新的行业，要在最短的时间内去掌握他，必须在学习的过程中要善于进行5WIH的提问，只有在寻根究底的基础上才能充分学习和掌握其内在的原理知识，同时以一个全新的眼光来发现效率成本问题，对发现的问题点逐个进行分析，制定切实可行的`改善方案。 4 在发现的问题中挑选一至两个经典改善案例进行全员宣导培训，使全员树立IE改善意识。 改善无处不在，使全司员工认识到IE的巨大改善效益，使大家对IE有一个最基本的了解，对IE有完全认可的态度，同时调动全员改善的积极性，为长远的全员 改善活动打下坚实的基础。 5 改善是一个系统的工程，必须从点滴做起，最基本的是做好5S工作，使员工树立从小事做起的自律习惯。 因为改善的成果就是建立标准，必须使全员按照标准进行作业，才能使改善的成果保留下来，成为公司的技术，因此只有全员有一个良好的作业标准习惯，才能使改 善有序进行，否则改善就无济于事。 摘要：本文介绍了重庆邮电大学数字电路实验课程组对数字电路实验教学的改革和实践思路，通过梳理课程内容，增加基本技能训练环节，引入现代电子设计技术，并配套包括教学资源建设，教学模式改革以及考核方式改革等。 重庆邮电大学是以信息技术为特色和优势的以工科为主的高等学校，数字电路实验是我校大部分专业的基础课程，关系到后续专业课程的进一步学习，在学生工程实践能力的培养中占有举足轻重的作用。 数字电路实验教学内容以基础、经典知识点和传统设计方法为重，缺乏对现代电子技术的引入。课程内容采用固定功能元器件完成简单功能小系统的设计与搭建，这种方法有利于学生熟练掌握硬件电路搭建的规范、熟练掌握固定功能数字芯片的逻辑功能、有利于锻炼学生硬件故障的分析和排查能力，但是由于受传统技术的限制，学生很难设计实现较大规模的.、功能复杂的数字综合系统。随着电子技术的进步，相继出现了EDA、PSoC等各类新技术并成为数字系统设计的主流技术，数字电路实验教学急需引入现代电子设计技术，使教学和实践训练能够有效地向后续课程延续。 针对以上问题，课程组以学生工程能力培养为目标，对数字电路实验教学内容重新进行了梳理，归纳基本技能训练内容，引进现代电子设计技术，完善课程知识架构。数字电路实验内容包括“基本技能———单元电路／小系统（传统）———综合系统（现代）”三部分： 1．数字电路实验基本技能，指完成数字电路设计、搭建、制作、调试等需要掌握的基本能力，包括常用仪器仪表的使用，常用数字器件的识别，面包板的使用，数字实验平台的使用等，这些内容简单但是非常重要，是后续学习的基础，需要学生反复实践才能熟练掌握。这部分内容从课上教师集中讲解改为课前学生自学练习掌握，配套相应的考核，充分调动了学生自主学习能力，切实夯实实验基础，优化课上实验教学内容，有效解决课上学时有限却需要增加实验内容的问题。 2．保留并优化基于传统固定功能芯片的数字电路实验内容，以小系统小项目的形式组织实验内容，强化训练低年级学生硬件搭建、故障定位和排查能力。 3．增加现代电子设计技术，以综合性较高的项目为引导，帮助学生掌握“自上而下”的数字系统设计方法，掌握FPGA硬件平台的使用，开发软件的操作，综合系统的调试等。 1．丰富教学视频资源，自制实验教学平台，有效保障实验教学开展。由课程组教师亲自演示和讲解，录制数字电路实验基本技能视频16个，总时长100分钟左右，每个演示视频短小精悍，学生可以利用碎片化时间进行反复学习，然后到开放实验室进行实际操作练习。丰富的视频教学资源可以帮助学生快速、有效地掌握各项基本技能。课程组开发制作了一些与教学配套的硬件平台，包括简易数字电路实验平台和FPGA实验平台。简易数字电路实验平台用于支撑传统实验教学内容，与市面上大部分数字电路实验箱相比，简易数字电路实验平台裁减掉可以由标准仪表提供的功能，例如直流电源模块、信号源模块等，只保留了完成数字电路实验需要的最为基础的功能模块：高低电平的产生模块和高低电平指示模块。平台小巧方便携带和使用，学生人手一块。FPGA实验平台用于支撑基于FPGA的数字电路实验项目的开展，平台提供丰富的外设资源，便于设计复杂的综合性较高的数字电路实验项目。 2．改革实验教学模式，采用视频教学＋集中授课＋开放实验＋仿真实验的多样性教学模式，互补优势，提高实践教学效果。在基本技能训练阶段，要求学生自学，学习内容简单，需要反复练习才能熟练掌握，所以采用视频教学＋开放实验的模式。基于传统设计方法的小系统设计和基于现代电子设计技术的数字系统综合设计，需要学生课前仿真完成预设计，课上完成硬件实现和调试，课后完善和补充系统功能，所以配套仿真实验＋集中授课＋开放实验的模式。 3．改革考核方式，制定评分标准，注重过程化管理，合理评价学生课程掌握程度。课程考核主要包括三部分： （1）数字电路实验基本技能，采用技能考核的方式，学生抽取试题，按要求完成任务，教师根据学生完成情况现场测评，考核不合格者不允许进入下一阶段学习。 （2）基于传统技术的小系统设计和实现，采用实验考试的方法进行考核，考题覆盖所有已授内容且有难易度区分，学生抽选考试题目，自行选择题目难易度，根据题目要求完成设计、电路搭建、测试以及数据记录和分析等，老师现场评测各项指标并按评分标准评定成绩。 （3）基于FPGA的数字综合系统设计和实现，采用系统综合测评的方式进行考核，综合测评包括系统基本功能、扩展功能、学生答辩、实验报告等。 课程组分析了本校数字电路实验课程存在的问题，从改革教学内容出发，配套实验教学资源、实验教学模式和过程化考核方式等改革。实践结果表明，基本技能的训练，将现代电子设计技术引入课程，增加数字系统综合设计，有效地夯实了学生的基础，锻炼了学生的动手实践能力。 参考文献： ［1］李平，高东锋，徐进，毛昌杰．推动大学实验教学资源的开放共享［J］．实验技术与管理，2014，31（07）：1－5．［2017－09－21］． ［2］马学条，陈龙．基于虚拟仿真技术的数字电路实验教学探索［J／OL］．实验技术与管理，2016，33（10）：127－129．（2016－10－17）［2017－09－21］． ［3］林建中，王明伟．在开放式实践教学中加强实验过程管理［J］．实验科学与技术，2017，15（02）：85－87．［2017－09－21］． ［4］孙琦，常丽东，葛雯，徐锦丽．数字电路实验教学的优化与改革［J］．信息通信，2016，（01）：290－291．［2017－09－21］． 一、个人年度主要工作内容及岗位职责履行情况 20xx年上半年，我主要参与了开发区中央商务区软基处理工程现场监理工作，下半年，主要参与了旅游度假区人工沙滩工程现场监理工作。 在这一年的工作中，服从领导安排，认真履行岗位职责，工作期间，我从不放松加强理论和实践的研习，严格要求自己，认真为建设单位热情服务，遵照监理合同要求，严格按照监理规范及监理工作程序，履行监理职责。 在施工过程中，采用旁站、巡视、平行检验方式进行每道工序的过程控制。对现场存在的质量安全问题，调查研究找出问题的根源，要求施工方采取有效解决办法将其解决，全程跟踪监督施工方落实整改，杜绝类似问题再次发生。 针对进场材料（高强土工格栅、土工布、栅栏板、压脚块、踏步料石等），按照标准和设计要求对施工方提交的相关报验资料进行核查，对材料进场时进行外观质量检查，对外观质量上不符合要求的禁止用入工程中。 针对工程关键部位施工时，提前到达旁站位置，检查施工准备工作，并旁站施工全过程，及时、完全真实地作好书面的旁站记录。 对要验收的隐蔽工程严格按照验收规范进行验收，如果验收不合格，令其整改直至合格，才能进行下道工序施工。 对各施工过程中检查所发现的问题，及时采用口头形式或书面形式通知施工单位工程项目管理部，发现问题及时向总监汇报，并督促施工单位落实整改及进行再次的复核检查。尽自己努力做好工程建设施工阶段的监理工作。 二、工作中的体会和感受 在监理工作过程中，我通过对监理理论的学习以及现阶段监理行业的发展状态的认知，深刻体会感受到作为监理人员，积极主动为建设单位的利益着想，为工程质量负责，为施工人员的安全负责，才是监理工作的信念和无穷力量。只有具备较高专业技能和综合素质及良好的职业道德，才能真正做好监理的本职工作，才能够体现守法、诚信、公正、公平的执业准则。 明白监理工作的重要性，树立正确的监理工作态度，用实事求是的工作态度去处理施工中出现的各种问题，才能有效地开展工作，积极主动的运用自己专业技术及聪明才智，科学公正的行使监理权利和义务，与施工单位搞好工作配合，满足建设单位的要求，为业主提供优质高效的服务。 三、今后的工作打算及个人职业发展意见 作为一名年轻的监理工作者，热爱自己的本职工作，有良好的工作作风和吃苦耐劳精神，工作态度严禁，喜欢钻研工程监理中出现问题产生的原因及处理方法，热衷于对工程问题处理方案的积累。 在今后的工作中认真履行自己的岗位职责，要严格按国家规范、以设计图纸为依据实施监理工作。在工作中不断反省自身不足，加强监理业务学习，不断提高自身素质，努力做好监理工作，加强对管理理论知识的学习，灵活多变的处理实际问题，认真完成领导交给的各项工作，努力将自己的专业技术水平提高到一个新的台阶，真正成为一个合格的监理人员。 四、对部门/公司的意见和建议 1、建议公司要对不同的员工进行有针对性的专业培训，多招聘一些有职业资格证书又能独当一面的人才开展工作。 2、建议公司组织具有良好公关能力的人才，并组建成相关部门，应对监理行业的社会化、监理招投标的公开化、复合化。 为了标准本驻地办安全监理活动，确保本项目安全归纳管理体系的有用运转，全面履行合同许诺，进步安全监理水平，完成零事端安全方针。依据国家相关安全出产法律法规要求，结合各标段项目工程实际状况，特拟定**监理安全作业计划如下： 1、工程开工前，查看各施工单位报上来的专项安全技能计划是否具有适用性、针对性，能否确保施工安全，是否契合国家相关法律法规规则。 2、查看施工单位的作业驻地、工棚建造是否契合要求，有无相关安全设备。 3、查看施工单位的各项专项应急救援预案是否有可操作性，并要求进行演练，进步应急部队的应急抢救才能。 4、查验施工单位出场的特种设备状况，是否通过查验，是否过期，有无合格证件，其操作人员是否持有特种作业操作证，证件是否过期。 5、查看施工单位的安全资质(企业安全出产许可证)是否契合要求，是否在有用期以内。 6、查看施工单位的专职安全人员配备是否满意合同总造价5000万元一名的要求，证件是否有用，人员是否到位。 7、查看施工单位的“三宝”(即安全帽、安全带、安)是具有“三证”(即出产许可证、产品合格证、安全判定证)和查验陈述。 8、查看施工单位的安全内业材料是否完善，有缺乏、不当之处予以指出，进一步完善安全内业材料。 9、查看施工单位是否为民工购买人身意外损伤险，有无树立农人工档案，有无拖欠农人工工资现象。 10、严厉催促施工单位依照工程造价1%投入安全经费，做到安全资金专款专用，严厉挪作他用。 11、催促施工单位做好三级安全教育，确保出场工人均遭到相关安全常识教育。 12、催促施工单位做好安全教育、安全技能交底、安全隐患排查管理作业。 13、催促施工单位做好季节性安全技能办法，如防洪防汛、防雷电、防暑降温、防寒防冻等安全办法。 14、催促施工单位完善施工现场安全文明施工标志标牌。 15、查看施工单位施工现场有无安全隐患(首要要点桥梁孔桩开挖、抗滑桩开挖、地道开挖支护、*防治、通风办法、高边坡安全防护等)，发现问题下达作业指示要求期限整改。 16、催促施工单位活跃合作相关单位展开各项安全活动，如**全国“安全出产月”活动、“安全出产年”活动、“安全工地建造”活动等等。 17、查看施工单位的消防器材挂设是否到位，暂时用电搭接、布设是否契合标准要求。 18、对整体监理人员进行安全常识训练，以便进步监理人员的安全管理水平，能更好的监理施工过程中的安全作业。 19、参与交通部主办的相关安全常识训练。 20、活跃认真学习国家相关安全出产办法的法律法规常识，加强本身业务水平，做到依法监督。 通过20xx年各项工作开展情况的总结，在新的一年里我要调整好工作思路、增强责任意识，充分认识到自身存在的不足之处，总结当前及今后施工存在的问题，现将20xx年各项电气施工计划制定如下： 1、在近期制定出20xx年度总计划表和配合明年各项目负责人做好月进度计划，尽最大努力最大限度的开展工作，做到办事有计划、管理有过程、事事有结果的管理模式。 2、在临时电和正式电申请上，我要积极主动的把现场所能提供的技术数据报给公司外协部有关人员，尽量配合外协人员尽早和电业部门沟通联系。 3、 在新建超五星级酒店和热源场电气施工管理上，我会发挥我所学的专业“自动化控制”知识、结合实际经验，从图纸会审到实际安装各个环节严格管理，着重检查设备质量和安装工艺，争取建设一个优质配套工程。 4、 回迁楼二期和洋房小高层电气管理上，我要发挥我积攒的高层施工经验，合理的提出合理化建议，避免强弱电、消防管线施工中发生冲突，尽量减少电气施工后期凿墙刨板现象发生。 5、 在广场项目上我应尽量查阅资料提出合理的灯具选择数据，着重考虑灯光文化性、效果性、节能性和安全性。目前图纸音乐喷泉功率选择过大现象，在蓝图出来之前必须让其从新设计。 6、 进一步加强对监理和施工现场电工管理，并充分组织好现场人力资源，做到责任到人、事事有人管、大事讲规范小事讲原则的工作方式。 7、 加强自身的知识和经验积累增强全局意识，要做到风清气正、和谐做事的工作态度，积极主动的把工作做好、做到实处。尽量减少上级领导的工作压力，把自己所负责的专业尽量搞好不让领导过多操心。 以上是我20xx年的工作计划，可能还很不成熟，希望领导指正， 但我相信在公司和工程指挥部领导的带领下，我将会按照公司管理模式，坚持程序化、规范化、专业化管理思路，发挥团队精神，以集团兴我荣、集团衰我耻的工作态度来完成公司下达的各项指标和任务，在新的一年里我将以崭新的精神状态投入工作中，为xx集团美好发展做出我应有的贡献！ 数字电路笔试题目 1、同步电路和异步电路的区别是什么？（仕兰微电子） 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系，异步逻辑是各时钟之间没有固定的因果关系。 3、什么是“线与”逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。 4、什么是Setup 和Holdup时间？（汉王笔试） 5、setup和holdup时间,区别.（南山之桥） 6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知） 7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发 器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上 升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个 数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如 果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时 间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。（仕兰微 电子） 9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试） 在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致 叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决 方法：一是添加布尔式的消去项，二是在芯片外部加电容。 10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试） 常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之 间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需 要在输出端口加一上拉电阻接到5V或者12V。 11、如何解决亚稳态。（飞利浦－大唐笔试） 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚 稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平 上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无 用的输出电平可以沿信号通道上的各个触发器级联式传播下去。 12、IC设计中同步复位与 异步复位的区别。（南山之桥） 13、MOORE 与 MEELEY状态机的特征。（南山之桥） 14、多时域设计中,如何处理信号跨时域。（南山之桥） 15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦－大唐笔试） Delay < period - setup – hold 16、时钟周期为T,触发器D1的`建立时间最大为T1max，最小为T1min。组合逻辑电路最大延 迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华 为） 17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决 定最大时钟的因素，同时给出表达式， （威盛VIA 2003.11.06 上海笔试试题） 18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题） 19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。（威盛VIA 2003.11.06 上海笔试试题） 20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入， 使得输出依赖于关键路径。（未知） 21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优 点），全加器等等。（未知） 22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题） 23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛） 24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威 盛笔试题circuit design-beijing-03.11.09） 25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain? 26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子） 27、用mos管搭出一个二输入与非门。（扬智电子笔试） 28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。（威盛笔试题circuit design-beijing-03.11.09） 29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔 试） 30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06 上海笔试试题） 31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试） 32、画出Y=A*B+C的cmos电路图。（科广试题） 33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试） 34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子） 35、利用4选1实现F(x,y,z)=xz+yz'。（未知） 36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化 简）。 37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。 （Infineon笔试） 38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什 么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知） 39、用与非门等设计全加法器。（华为） 40、给出两个门电路让你分析异同。（华为） 41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子） 42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0 多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知）「6」数字电路工程师工作计划
「7」数字电路工程师工作计划
「8」数字电路工程师工作计划
66职场网必读宝典:
「9」数字电路工程师工作计划
「10」数字电路工程师工作计划
「11」数字电路工程师工作计划
更多精彩数字电路工程师工作计划内容，请访问我们为您准备的专题：数字电路工程师工作计划
